標題: 針對晶片系統連接網路之驗證與自動合成之研究(I)
The Study on Interconnection Verification and Synthesis for SoC(I)
作者: 周景揚
JOU JING-YANG
交通大學電子工程系
公開日期: 2002
官方說明文件#: NSC91-2215-E009-074
URI: http://hdl.handle.net/11536/92736
https://www.grb.gov.tw/search/planDetail?id=784510&docId=150799
Appears in Collections:Research Plans


Files in This Item:

  1. 912215E009074.pdf