標題: 矽奈米線之製備與相關元件之研製與分析
Preparation and Device Fabrication of Si Nanowires
作者: 林鴻志
HORNG-CHIHLIN
交通大學電子工程系
關鍵字: 矽奈米線;微影蝕刻;硬遮蔽層;場效電晶體
公開日期: 2005
摘要: 為改善一般由大而小(top-down)製造矽奈米線的主要缺點:製程設備昂貴或 流程複雜,本計畫提出一種成本不高、製程步驟簡易的新穎矽奈米線之製備方 式。此方法是在矽晶圓上沉積薄絕緣層,利用微影將此絕緣層乾蝕刻至次微米級 尺寸,再使用化學濕蝕刻方式將其更進一步微縮至奈米級大小。以此微影蝕刻後 之絕緣層當作硬遮蔽層(hard mask),再乾蝕刻矽基板,便可使形成奈米線結構。 此奈米線之直徑和長度皆可由蝕刻時間來精確地控制。此外,為探討此方法所製 備之矽奈米線的電性表現及奈米線內不同載子的傳輸特性,本計畫將利用離子佈 植來調變矽基板之摻雜型態,再微影蝕刻出矽奈米線,進而完成n 型和p 型矽奈 米線場效電晶體。藉由電性量測與結果,分析奈米線表面狀態和結構缺陷情形, 並加以氫化或氮化處理,來提升其電導特性。目前以成本低和簡易步驟的製程技 術,來實現再現性高且可量產之奈米線,是各個相關研究單位爭相追求的,冀望 以此矽奈米線製備方式,可以達成此目標,並可進一步將其應用至相關電子元件。
官方說明文件#: NSC94-2215-E009-073
URI: http://hdl.handle.net/11536/90568
https://www.grb.gov.tw/search/planDetail?id=1144029&docId=219419
顯示於類別:研究計畫


文件中的檔案:

  1. 942215E009073.PDF