標題: 1.25億位元/每秒資料回路電路設計與實現
Design and Realization of a Clock and Data Recovery Circuit
作者: 蔡明衡
Ming-Heng Tsai
羅正忠
電子研究所
關鍵字: 資料回復;時脈與資料;CDR;Clock and Data Recovery;Clock and Data
公開日期: 2004
摘要: 隨著互補式金氧半製程技術的發展,以及處理器運算能力的快速提昇,提示著用以傳輸資訊的寬頻資料連結越來越顯得需要。在許多的應用中,比如說電腦內部、電腦與電腦間和電腦與週邊間的介面,這樣的連結通常是一個很重要的部分。為了克服在資料傳輸過程中由各種雜訊源所導致的訊號完整性問題,接收器在整個高速連結效能的表現中扮演了一個重要的角色,而其中最複雜的部分就是資料回復電路的設計。傳統上,GaAs 和Si bipolar 等製程都較常被使用在這樣高速電路,然而,由於互補式金氧半製程本身低成本、低功率、高度整合的優勢,目前深次微米互補式金氧半製程也已經被考慮使用在這些高速電路。 論文主題在於使用標準互補式金氧半製程實現一個雙回路系統1.25Gb/s時脈資料回復電路。內容可分為五章,第一章為簡介,第二章以時脈資料回復電路的基本原理作為開始。然後,在設計系統參數的複雜取捨將被討論並且也討論所建議的架構工作原理,第三章描述使用一些電路可支援高效能、低成本、短的設計時間和可量測的設計與應用,此方法可符合1.25Gb/s 的輸入資料速率。第四章介紹超大型積體電路實行的注意事項,第五章總結此論文。
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT009211653
http://hdl.handle.net/11536/67323
Appears in Collections:Thesis


Files in This Item:

  1. 165301.pdf
  2. 165302.pdf
  3. 165303.pdf
  4. 165304.pdf
  5. 165305.pdf
  6. 165306.pdf
  7. 165307.pdf
  8. 165308.pdf
  9. 165309.pdf
  10. 165310.pdf