標題: 腦波記錄儀設計與製作
development of eeg recording system
作者: 蔡進寶
Tsin-Pou Tsai
羅佩禎
Pei-Chin LO
電控工程研究所
關鍵字: 腦波記錄儀;腦電波;EEG;ADC
公開日期: 1999
摘要: 本篇論文主要探討如何自行發展製作”腦波記錄儀”, 並進一步測試 所發展製作中的腦波記錄儀系統, 以了解其性能效果。 腦電波屬低頻, 且振幅微小訊號, 而量測環境常滿佈各樣干擾源; 所 以除了儀器外的雜訊防制措施, 如關閉不必要電器產品的使用以及頭殼 量測點到儀器間的傳輸線之雜訊防制措施, 電路的佈線及濾波器的運用 成了腦波記錄儀的關鍵所在。而對於過去腦波記錄儀發展過程中可能出 現的問題點, 如通道間的互相干擾 , 本論文也提出”可能的”干擾源, 並發展簡單的測試流程以查驗本儀器是否有類似的現象。
This thesis is devoted to the development of an EEG electr- roencephalograph) recording system. In addition,a process of performance checkup is discussed. EEG signal recorded from the scalp has low frequency and small magnitude (~50mV). Some interference sources are evitable during the EEG recording process. In order to prevent the noise interference, a passive approach is to reduce the noise-generating sources in the recording environment, while an active way involves the design of a recording system providing better noise-immunization capability. In this study, we focus on the circuit wiring layout and design of filters. The channel cross-talk frequently encountered in the design of multi-channel recording system is also investigated. 1.1 腦電波記錄儀研究背景與相關研究介紹 1.2 儀器功能介紹 1.2.1 本實驗室自行發展的EEG系統功能介紹 1.2.1.1 硬體配備 1.2.1.2 儀器功能 1.2.2 商品化之EEG系統功能介紹 1.2.2.1 硬體配備 1.2.2.2 儀器功能 第二章 儀器設計原理與製作技術 2.1 腦電波信號類型, 量測環境, 及量測要求 2.2 阻抗量測模型 2.3 信號校正 2.4 類比電路雜訊來源及抑制措施 2.4.1 雜訊來源 2.4.1.1 60Hz雜訊 2.4.1.2 數位電路的雜訊 2.4.1.3 IC的內部雜訊 2.4.1.4 來自接地回路的雜訊 2.4.1.5 靜電 2.4.1.6 電磁幅射 2.4.2 雜訊防制措施 2.4.2.1 儀器外的訊號傳輸線要求 2.4.2.2 接地線佈設 2.4.2.3 屏敝 2.4.2.4 濾波器 2.4.2.5 耦合器 2.5 儀錶放大器之選用 第三章 電路架構 3.1 類比電路 3.1.1 訊號處理主電路: 3.1.2 阻抗量測電路 3.1.3 校正信號產生電路 3.1.4 60 Hz 量測電路 3.1.5 類比及數位電路介面用光耦合器 3.2 數位電路 3.2.1 ADC與微電腦介面電路 3.2.2 8255晶片與微電腦介面電路 第四章 儀器效能測試 4.1 以10Hz正弦波做輸出入波形比較 4.2 通道間相互干擾測試 4.3 對稱性分析 4.4 頻率特性曲線 4.5 信號校正 4.6 實際腦電波量測 第五章 結論與未來展望 5.1 結論 5.2 未來展望 參考文獻 附錄 整體電路圖
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT880591083
http://hdl.handle.net/11536/66317
Appears in Collections:Thesis