Full metadata record
DC FieldValueLanguage
dc.contributor.author李國嘉en_US
dc.contributor.authorLi, Guo-Jiaen_US
dc.contributor.author項春申en_US
dc.contributor.authorC. Bernard Shungen_US
dc.date.accessioned2014-12-12T02:12:57Z-
dc.date.available2014-12-12T02:12:57Z-
dc.date.issued1993en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT824430001en_US
dc.identifier.urihttp://hdl.handle.net/11536/58653-
dc.description.abstract在本論文中,我們設計一低功率之數值控制振盪器晶片。其功能特徵包括:48位元 之頻率解析、12位元之振幅解析及15位元之相位解析、正弦或餘弦之2補數或二進 位偏移輸出碼、微處理器匯流排之控制輸入、和具3.3 伏特或5 伏特可供選擇之電 源。為達到低功率要求,我們採用管狀架構的累加器和一些ROM 的壓縮技巧;此外 ,也設計了晶片內降壓轉換器和供正弦或餘弦查表用的低功率單相位 PLA。此一晶 片採用0.8μm SPDM 的CMOS生產技術,估用10.6 mm□ 的面積,內含二萬三千顆電 晶體。模擬結果,此振盪器能操作在50MHz 的頻率,平均消耗功率約130mW 。zh_TW
dc.language.isoen_USen_US
dc.subjectCMOS低功率zh_TW
dc.subject晶片設計zh_TW
dc.subject電子工程zh_TW
dc.subject數值控制振盪器zh_TW
dc.subject低功率zh_TW
dc.subjectROM 的壓縮zh_TW
dc.subject可程式邏輯陣列zh_TW
dc.subject降壓轉換器zh_TW
dc.subjectELECTRONIC-ENGINEERINGen_US
dc.subjectNCOen_US
dc.subjectlow poweren_US
dc.subjectROM compressionen_US
dc.subjectPLAen_US
dc.subjectvoltage down converteren_US
dc.titleCMOS低功率數值控制振盪器之晶片設計zh_TW
dc.titleA CMOS low-power numerically controlled oscillator chip designen_US
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
Appears in Collections:Thesis