標題: REDUNDANCY DESIGN FOR A FAULT TOLERANT SYSTOLIC ARRAY
作者: WANG, JJ
JEN, CW
交大名義發表
電控工程研究所
National Chiao Tung University
Institute of Electrical and Control Engineering
公開日期: 1-五月-1990
URI: http://hdl.handle.net/11536/4117
ISSN: 0143-7062
期刊: IEE PROCEEDINGS-E COMPUTERS AND DIGITAL TECHNIQUES
Volume: 137
Issue: 3
起始頁: 218
結束頁: 226
顯示於類別:期刊論文


文件中的檔案:

  1. A1990DC36000007.pdf