標題: 微瓦級動態電壓與頻率調整之晶片匯流排設計
The Design of .mu.W DVFS On-Chip Bus
作者: 蘇朝琴
SU CHAU-CHIN
國立交通大學電機與控制工程學系(所)
公開日期: 2009
官方說明文件#: NSC98-2221-E009-137-MY2
URI: http://hdl.handle.net/11536/101841
https://www.grb.gov.tw/search/planDetail?id=1906695&docId=316059
Appears in Collections:Research Plans


Files in This Item:

  1. 982221E009137MY2(第1年).PDF
  2. 982221E009137MY2(第2年).PDF